3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali
Pada percobaan awal, switch SPDT dihubungkan ke sumber daya, sehingga menghasilkan output berupa logic 1. Pada IC ini, pin RS berfungsi sebagai aktif LOW, yang berarti output akan bergantung pada sinyal clock. Rangkaian ini terdiri dari empat T flip-flop, di mana clock untuk flip-flop kedua, ketiga, dan keempat diambil dari output Q flip-flop sebelumnya.
Rangkaian ini dikenal sebagai counter asynchronous karena sinyal clock diteruskan secara bertahap atau bersifat serial. Pin Set dan Reset dibiarkan tidak aktif (tidak ada perubahan kondisi), sementara T flip-flop bekerja dalam mode toggle karena nilai JK diset menjadi 1. Counter ini mampu menghitung bilangan biner dari 0 hingga 15. Untuk mengatur ulang nilai hitungan, pin Reset dapat diaktifkan dengan memberikan sinyal rendah (low) atau menghubungkannya ke ground. Sementara itu, pin Set dapat digunakan untuk menghasilkan output bernilai 1.
Pada JK flip-flop, ketika kedua nilai J dan K sama-sama 1, flip-flop akan beroperasi dalam mode toggle, yaitu membalikkan kondisi output. Setiap kali menerima trigger dari sinyal clock, output akan berubah menjadi kebalikan dari kondisi sebelumnya.
Download Video disini
Download Datasheet JK Flip Flop disini
Download Datasheet switch disini
Download Datasheet Logicprobe disini
.png){kind=logo}
Tidak ada komentar:
Posting Komentar