Tugas Pendahuluan 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi[kembali]

Percobaan 1 Kondisi 3

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock

 

2. Rangkaian Simulasi[kembali]

Rangkaian setelah disimulasikan

3. Video Simulasi[kembali]

4. Prinsip Kerja[kembali]

• Pada D flip flop, Input pada S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai D dan Clock di ubah ubah. sebaliknya saat S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai D baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang.
• Pada JK flip flop, Input pada S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai J,K dan Clock di ubah ubah. sebaliknya saat S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai J dan K baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang. dan saat J=1 dan K=1 flip flop berada dalam kondisi toggle(keadaan berlawanan). setiap terjadi trigger output yang baru merupakan invers dari output yang lama.

5. Link Download[kembali]

Rangkaian Proteus klik disini

Video Simulasi klik disini

Datasheet J-K Flip-Flop klik disini

Datasheet D Flip-Flop klik disini

Datasheet Logicprobe klik disini

Datasheet Switch klik disini